岗位职责：

1、根据设计规则和电路要求，完成block level和 Top Level的layout设计；

2、提取寄生参数，协助电路工程师完成后仿；

3、协助APR工程师完成SOC的芯片整合； 

4、产生Tape-out 相关的数据和文件；

5、相关layout文档的撰写。

任职要求：

1、微电子、电子工程类相关专业,大专以上学历; 

2、3年以上custom layout工作经验; 

3、具有analog IP & top level layout的经验者优先，如 SERDES IP、RF IP、音频 IP 等； 

4、具有SERDES (1G-10G) layout的经验者优先 (transceiver, high speed PLL, CDR 等)；

5、具有PDK 安装和优化、有foundry and tape-out flow的经验者优先； 

6、有40nm流片的经验； 

7、具有良好的学习能力、分析解决问题能力、沟通能力和团队合作精神。